BÀI TẬP CHƯƠNG 5

ỨNG DỤNG CỦA MẠCH SỐ

Phần A Mạch tính toán

1. Thiết kế mạch số có tính năng cộng 2 số hạng 2 bits theo dạng:

$$\{C, R1, R0\} = \{A1, A0\} + \{B1, B0\}$$

Bảng sự thật

A1	A0	B1	B0	C	R1	R0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1

A1	A0	B1	B0	C	R1	R0
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0


Biểu thức luận lý & tối ưu Biểu thức luận lý:

$$R_0 = \overline{A}_0 B_0 + A_0 \overline{B}_0 = A_0 \oplus B_0$$

$R_1 = A_1 \oplus B_1 \oplus (A_0 B_0)$, với $A_0 B_0$ là bit nhớ nội bộ (bằng 1 khi $A_0 = B_0 = 1$)

$$C = A_1 B_1 + (A_1 + B_1) A_0 B_0$$

Sơ đồ mạch:



2. Thiết kế bộ trừ 1 bit: {Mượn, Hiệu} = A – B.

Bang su that


A	B	Hieu	Muon
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Bieu thuc luan ly:

$$Hieu = A \oplus B$$

$$Muon = \overline{A}B$$

Diagram:



3. Thiết kế Bộ cộng TOÀN PHẦN (Lập bảng chân trị cho phép toán cộng:

{Nhớ, Tổng} = Cin + A + B).

Truth table

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1


1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Boole Equation:


$$Sum = A \oplus B \oplus Cin$$

$$Cout = AB + C_{in}(A + B)$$

Diagram:



4. Thiết kế Bộ cộng TOÀN PHẦN sau đó ghép nối các Bộ cộng này thành Bộ cộng 4 bit. Vì bộ cộng 4 bit cho 2 số có đến 9 biến đầu vào – tương đương $2^9 = 512$ hàng, vì vậy ta không tạo bảng sự thật. Thay vào đó ghép 4 bộ cộng 1 bit với nhau.



5. Thiết kế Bộ trừ TOÀN PHẦN.

Bảng sự thật


A	B	Bin	Hiệu	Mượn
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Biểu thức luận lý & tối ưu Biểu thức luận lý:

$$Hiệu = A \oplus B \oplus Bin$$

$$Mượn = \overline{A}Bin + BBin + \overline{A}B = Bin(\overline{A} + B) + \overline{A}B$$

Sơ đồ mạch:



6. Một Full subtractor (x-y) có 3 bits vào: x, y, borrow-in bin và 2 đầu ra: hiệu số d (defference), bit mượn borrow-out bout

a) Xây dựng bảng chân trị.

A	B	bin	d	bout
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

b) Viết hàm dạng SoP.

$$d = A \oplus B \oplus bin$$

$$bout = \overline{A}bin + Bbin + \overline{A}B = bin(\overline{A} + B) + \overline{A}B$$


c) Viết hàm dạng PoS.

$$d = (\overline{A} + \overline{B} + \overline{bin})(\overline{bin} + A + B)(\overline{A} + B + bin)(A + \overline{B} + bin)$$

$$= (\overline{bin} + A \oplus B)(bin + A \odot B)$$

$$bout = (\overline{A} + B)(\overline{A} + bin)(B + bin) = (\overline{A} + B).(bin + \overline{A}B)$$

7. Thiết kế bộ trừ 2 số 8 bit.



8. Thiết kế mạch cộng toàn phần FA bằng

a) Mạch giải mã 3 sang 8: 74LS138

Bộ giải mã có ý nghĩa giúp người thiết kế không cần phải dùng bìa Karnaugh để thiết kế & tối ưu mạch Sum và Cout. Vì vậy sau khi lập được bảng sự thật của mạch cộng & mạch giải mã. Ta thiết kế mạch Sum và Cout dựa trên các bộ giá trị input: Ví dụ bộ input đưa vào là 101, Tương ứng với cổng Y5 -> Sum = 0 và Cout = 1.

Bảng sự thật của mạch cộng toàn phần:

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Bảng sự thật của decoder 3 sang 8:


A	B	Cin	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Ta thấy rằng:

Sum = 1 khi (A,B,C)={001,010,100,111}={Y1,Y2,Y4,Y7}

Cout = 1 khi (A,B,C)={011,101,110,111}={Y3,Y5,Y6,Y7}

Không cần viết biểu thức luận lý riêng cho mạch Sum và Cout, chỉ cần viết biểu thức luận lý cho decoder và nối 2 nhóm cổng ra của decoder vào 2 cổng OR4 để kiểm tra giá trị của Sum và Cout. Cụ thể sơ đồ mạch như sau:



b) MUX 8:1

Từ bảng chân trị MUX 2:1 suy ra S = 0 -> I0, S = 1 -> I1.


Từ bảng chân trị MUX 4:1 suy ra S1S0 = 00 -> I0, S1S0 = 01 -> I1, S1S0 = 10 -> I2, S1S0 = 11 -> I3.

Vậy suy ra MUX 8:1 sẽ có S(2,1,0) = I(0,...,7) mà không cần lập bảng chân trị. Ví dụ S2S1S0 = (0,0,0) -> I0. S2S1S0 = (1,0,1) -> I5. Thực tế thì bảng chân trị sẽ gồm 3 cột inputs điều khiển S2, S1, S0 và 8 cột inputs dữ liệu I(0 -> 7). Tuy nhiên vì tính chất của bộ MUX, 8 cột I đó chỉ có giá trị bằng 1 tại các bộ input điều khiển có giá trị tương ứng. Còn lại thì toàn là Don't Care (X) nên cũng không vẽ bảng chân trị làm gì.

Ta viết được biểu thức luận lý như sau:

$$Y = \overline{S2}.\overline{S1}.\overline{S0}.I0 + \overline{S2}.\overline{S1}.S0.I1 + \overline{S2}.S1.\overline{S0}.I2 + \overline{S2}.S1.S0.I3 + S2.\overline{S1}.\overline{S0}.I4$$
$$+ S2.\overline{S1}.S0.I5 + S2.S1.\overline{S0}.I6 + S2.S1.S0.I7$$

Sơ đồ mạch (Thay I = D, S(2,1,0) = ABC):



9. Thiết kế mạch tổ hợp thực hiện phép tính bù 2 của một số nhị phân 3 bit: ABC (A là MSB) và cho kết quả là số nhị phẩn 3 bit: XYZ (X là MSB).

X,Y,Z Equation


$$Z = \overline{C} \oplus 1$$

$$Y = \overline{B} \oplus \overline{C}$$

$$X = \overline{A} \oplus (\overline{B}.\overline{C})$$

NOTE: Số nhớ của (đơn vị + đơn vị) là (đơn vị * đơn vị). Vì trong phép cộng chỉ nhớ 1 khi mà 1 + 1. Còn 0 + 0, 1 + 0, 0 + 1 đều không nhớ. Vì vậy dùng phép AND để lưu số nhớ.

Diagram:



Phần B Mạch so sánh

10. Thiết kế và nối một Bộ so sánh 1 bit có tính năng so sánh bằng, bé hơn, và lớn hơn.

(Lập bảng chân trị, với LT là A < B, EQ là A = B, và GT là A > B)

Bảng sự thật:

A	B	LT	EQ	GT
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0


Biểu thức luận lý:

$$LT = \overline{A}B$$

$$EQ = A \odot B$$

$$GT = A\overline{B}$$

Diagram:



11. Sử dụng bộ so sánh, MUX2 để thiết kế mạch tìm số lớn nhất của 2 số 4 bit.


Thay vì thiết kế bảng sự thật có 16 dòng, ta thiết kế dựa trên giải pháp cải tiến:

Ta dùng mạch trừ toàn phần 2 số 4-bit để tìm được giá trị Y.Sau đó xét giá trị của Y như sau:


Nếu Y[MSB] = 1 -> A<B -> Số lớn nhất là B.

Nếu Y[MSB] = 0 -> A >= B -> Số lớn nhất là A.

Sử dụng bộ MUX2-1 nhằm kiểm tra giá trị của Y[MSB] để xem trả về A < B hay A > B.



12. Cho trước một mạch cộng nhị phân toàn phần 4 bit (tương tự IC 74283, với C0 là số nhớ vào, C4 là số nhớ ra, A và B là hai số cần cộng và S là kết quả tổng, chỉ số 0 để chỉ LSB), hãy thực hiện mạch so sánh hai số nhị phân 4 bit A và B mạch cộng trên, mạch thiết kế có các ngõ ra chỉ (A< B), (A=B) và (A>B).



Hình 1 Mạch cộng toàn phần 4 bit 74283

Thay vì thiết kế bảng sự thật có 16 dòng, ta thiết kế dựa trên giải pháp cải tiến:

Phép A – B thực ra bằng với A + (-B) bằng với A + $\overline{B}$+1

Ta sử dụng IC 74283 để cộng A và bù 2 của B, sau đó lấy đáp án là S đem vào bộ so sánh cho:

Nếu S = 0 -> A = B

Nếu S != 0

S[MSB] = 1 -> A < B

S[MSB] = 0 -> A > B

Thiết kế mạch Bù 2 4 bits. ABCD -> XYZT

$$T = \overline{D} \oplus 1 = D$$


$$Z = \overline{C} \oplus \overline{D} = C \oplus D$$

$$Y = \overline{B} \oplus \overline{C}.\overline{D} = \overline{B} \oplus \overline{C + D} = B \oplus (C + D)$$


$$X = \overline{A} \oplus \overline{BCD} = A \oplus (B + C + D)$$

13. Thiết kế mạch cho giá trị max của 2 số 4 bit vào A và B với

a) Chỉ dùng các cổng logic




b) Chỉ dùng một IC so sánh 4 bit và một IC MUX (chứa 4 MUX 2:1)



14. Thiết kế mạch theo các yêu cầu sau:

a) Thiết kế mạch so sánh hai số nhị phân một bit A và B với các ngõ ra tích cực mức 1 sử dụng cổng logic.



b) Thiết kế mạch so sánh hai số nhị phân 4 bit X= X3_X2_X1_X0 và Y= Y3_Y2_Y1_Y0 sử dụng cổng logic. Biết rằng ngõ ra F=1 khi X=Y và F=0 khi X≠Y.

c) Thực hiện mạch ở câu (b) chỉ dùng mạch so sánh đã thiết kế ở câu (a) và mộ cổng AND. Vẽ mạch ở dạng sơ đồ chức năng .

Phần C Mạch giải mã

15. Cho các hàm sau:

F1(A,B,C,D) = 6(1,2,4,7) + d(3)

F2(A,B,C,D) = 6(0,3,14) + d(15)

F3(A,B,C,D) = 6(12,15)

a. Hiện thực các hàm sử dụng 4-16 Decoders và cổng OR

b. Hiện thực các hàm sử dụng 3-8 Decoders và cổng OR

c. Hiện thực các hàm sử dụng 2-4 Decoders và cổng OR

16. Thiết kế bộ giải mã 2:4; Thiết kế bộ giải mã 2:4 với ngõ vào EN

17. Thiết kế bộ giải mã 3:8 từ các bộ giải mã 2:4 và cổng NOT


18. Cho hàm F: F(A,B,C,D) = A'BC + AD + AC Cài đặt hàm F dùng:

a) Mux 8:1.

b) Decoder 4 sang 16 với 1 cổng OR 16 ngõ vào.

Phần D Mạch chọn kênh

19. Mạch ở hình sau sử dụng 3 multiplexer 2-1 (MUX 2:1). Xác định hàm được thực hiện bởi mạch này



20. . Cho hàm Boolean viết ở dạng 1-minterm F(a, b, c) = Σ m(4,6,7). Hãy trình bày thiết kế tối ưu nhất về tài nguyên cho hàm F theo từng cách sau:

a) Chỉ sử dụng MUX 8:1

b) Chỉ sử dụng MUX 4:1

21. Cho hàm F(A,B,C) = 6(0,3,5,7) + d(6)

a. Hiện thực các hàm sử dụng MUX 8-1

b. Hiện thực các hàm sử dụng MUX 4-1

c. Hiện thực các hàm sử dụng MUX 2-1

22. Cho hàm sau: F(A,B,C) = 6(0,2,4,6,7) + d(1)

a. Hiện thực hàm F sử dụng ít nhất các mạch Decoders 2-4 và cổng OR

b. Hiện thực hàm F sử dụng ít nhất các mạch MUX 4-1

c. Hiện thực hàm F sử dụng ít nhất các mạch MUX 2-1

23. Sử dụng MUX để hiện thực các hàm Boolean sau:

a) F = AB

b) F = ~A

24. Sử dụng các mạch chọn kênh MUX 8:1 và mạch chọn kênh MUX 4:1 để thiết kế mạch chọn kênh MUX 32:1

25. Cho F là một hàm 4 biến A, B, C, D. Hàm F=1 nếu trị thập phân tương ứng với các biến của hàm chia hết cho 3 hoặc 5, ngược lại F=0.

    a) Lập bảng chân trị cho hàm F.

    b) Thực hiện hàm F bằng mạch chọn kênh MUX 16:1.

    c) Thực hiện hàm F bằng mạch chọn kênh MUX 8:1 và các cổng (nếu cần).

    d) Thực hiện hàm F bằng mạch chọn kênh MUX 4:1 và các cổng (nếu cần).

    e) Hãy biểu diễn hàm F trên bìa Karnaugh


    f) Hãy rút gọn F và thực hiện F chỉ dùng các mạch cộng bán phần HA

26. Sử dụng ba mạch chọn kênh (MUX) 2:1 để thực hiện một mạch chọn kênh 4:1. Không dùng thêm cổng.


27. Vẽ sơ đồ mạch Bộ MUX4 4 bit từ các Bộ MUX2 1 bits.

Phần E Thanh ghi


28. Khảo sát hoạt động của Register (Parallel D flipflops hay Parallel Register)



Register trên có Da, Db, Dc, Dd là tín hiệu dữ liệu, CLK là tín hiệu Enable. Nếu CLK chuyển từ 0 sang 1 thì {Qa, Qb, Qc, Qd} = {Da, Db, Dc, Dd}, ngược lại thì {Qa, Qb, Qc, Qd} sẽ giữ giá trị trước đó. Vẽ tín hiệu Q biết giá trị mặc định ban đầu của Q là 0.




29. Cho thanh ghi dịch 4 bit (Serial D flipflops hay Shift Register) như hình 1



Hình 1. Thanh ghi dịch 4 bit

Shifter có D là tín hiệu dữ liệu, CLK là tín hiệu Enable. Nếu CLK chuyển từ 0 sang 1 thì Q = D tại mỗi D flipflop, ngược lại thì Q = QPRE tại mỗi D flipflop. Trong đó QPRE là

giá trị trước đó của Q. Mô phỏng Shifter theo chuỗi kiểm tra hình 2 (lưu ý, giá trị mặc định ban đầu của Q trên là 0):



Hình 2. Dạng sóng của các tín hiệu